526互联

差别verilog

m基于双PN序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 基于双PN序列的数据帧检测和帧同步是一种在通信系统中常用的技术，用于确保接收端正确地识别和解析传输的数据帧。在本文中，我将详细介绍基于双PN序列的数据帧检测的数学原理 ......
序列 testbench verilog 数据

m基于UW序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，仿真结果如下所示： 2.算法涉及理论知识概要 UW序列是一种特殊类型的伪随机二进制序列，通常用于数据帧检测和帧同步。UW序列具有以下特性： 平衡性：UW序列中的1和0的数量大致相等，确保序列具有良好的自相关性。 低互相关：不同UW序列 ......
序列 testbench verilog 数据

m基于PN序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 在数据通信系统中，数据帧检测与帧同步是一项重要的任务，用于确定数据传输中数据帧的起始位置和边界，以正确解析数据。基于PN（Pseudo-Noise）序列的帧同步技术 ......
序列 testbench verilog 数据

m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 傅里叶变换（Fourier Transform）是一种重要的信号处理技术，用于将一个时域信号转换为频域表示，分析信号的频率成分。FFT（Fast Fourier T ......
testbench verilog FPGA 256 FFT

sublime配置Verilog环境

官网下载sublime 进入界面CTRL+shift+p，点击第一个，等待一会出现另一个搜索框 输入Chinese Localizations 汉化 输入verilog，选择出现的第一个即可 视图 >语法 >verilog即可自动补齐 ......
sublime Verilog 环境

Verilog-1995，2001，2005差异

1、Verilog 不同版本的差异 下图是Verilog各个阶段的关键字列表： 2、Verilog-1995 VS Verilog-2001 1、模块声明的扩展 （1） Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中，例子如下： （2）Verilog‐2001中增加了ANSIC ......
差异 Verilog 1995 2001 2005

CPU与GPU的算力差别演示

之前我们在[使用GPU训练神经网络的历史](https://mp.weixin.qq.com/s/Cm9ALAegSiokgjXAJxfevA)这篇文章介绍过GPU和CPU的差别： * GPU采用无数简单的处理单元和内存体系结构，以支持超大规模的并行计算。 * GPU专注于高度并行的数值密集型计算( ......
差别 CPU GPU

m基于FPGA的16QAM软解调verilog实现,含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog FPGA QAM 16

m基于FPGA的QPSK软解调verilog实现,含testbench和MATLAB辅助验证程序

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog 程序 MATLAB FPGA

verilog时序单元计数器

计数器 ①时序电路的行为决定了其只能通过always 块语句实现，通过关键词“posedge”和“negedge”来捕获时钟信号的上升沿和下降沿。在always 语句块中可以使用任何可综合的标志符。 ②在描述时序电路的always 块中的reg 型信号都会被综合成寄存器，这是和组合逻辑电路所不同的。 ......
时序 计数器 单元 verilog

verilog时序单元分频器

分频电路 2.2.1 简单的计数器 计数器实质是对输入的驱动时钟进行计数，所以计数器在某种意义上讲，等同于对时钟进行分频。例如一个最大计数长度为N=2^M(从0计数到N-1)的计数器，也就是寄存器位数为M,那么寄存器最高位的输出为N=2^M分频，次高位为N/2分频...例如下面的代码： module ......
分频器 时序 单元 verilog

m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： Tttttttttttttt111112222222 将FPGA的仿真结果导入到matlab显示星座图。 Ttttttttttt333333333444444 2.算法涉及理论知识概要 从以下几 ......
相位 偏差 算法 信号 verilog

Sublime Text 插入头部注释插件【Verilog Gadget/File Header】

## 1、Verilog Gadget插件 ### 1.1、安装 直接在 *Install Package*工具栏安装即可。 ### 1.2、使用【只针对.v或者.sv文件】 在写Verilog中除了需要代码补齐外，还需要的一个功能是自动生成例化模板和自动生成可供仿真使用的TestBeach，对于输 ......
注释 头部 插件 Sublime Verilog

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

1.算法仿真效果 本系统进行Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 将基带导入到MATLAB显示星座图： 2.算法涉及理论知识概要 256QAM调制是一种高阶调制方式，具有较高的传输速率和频谱效率。在数字通信系统中，如何产生256QAM调制信号是一个重要的问题 ......
testbench 模块 信号 verilog FPGA

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： ram SRAM 2.算法涉及理论知识概要 FPGA(Field Programmable Gate Array)是一种可编程逻辑器件，具有可重构性、高速度、低功耗等特点，被广泛应用于数字电路设 ......
存储器 testbench Verilog FPGA SRAM

m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 将FPGA的仿真结果导入到matlab中，显示星座图，结果如下所示： 2.算法涉及理论知识概要 在现代通信系统中，调制技术是实现高速数据传输和频谱效率优化的重要手段。其中，64QAM调制技术 ......
相位 偏差 算法 testbench 信号

m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： 将1024调制信号导入到matlab显示星座图 2.算法涉及理论知识概要 本文将详细介绍基于FPGA的1024QAM调制信号产生模块。本文将从以下几个方面进行介绍：1024QAM调制信号的基本原 ......
testbench 模块 信号 verilog FPGA

verilog数的表示和定点化

1.数的表示 1.1 数制转换 十进制整数转换成其他进制数：“除基取余”：十进制整数不断除以转换进制基数，直至商为0。每除一次取一个余数，从低位排向高位。 十进制小数转换成其他进制数：乘基取整，直至ε，高位到低位；“乘基取整”：用转换进制的基数乘以小数部分，直至小数为0或达到转换精度要求的位数。每乘 ......
定点 verilog

m基于FPGA的桶形移位寄存器verilog实现,包含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
寄存器 testbench verilog FPGA

verilog 循环语句

循环语句 在Verilog HDL中存在着四种类型的循环语句，用来控制执行语句的执行次数。 1) forever 连续的执行语句。 2) repeat 连续执行一条语句 n 次。 3) while 执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假)，则语句一次也不能被执行。 4) for ......
语句 verilog

verilog task/function 语句

task模块 任务task在模块中任意位置定义，并在模块内任意位置引用，作用范围也局限于此模块。 模块内子程序出现下面任意一个条件时，则必须使用任务而不能使用函数。 1）子程序中包含时序控制逻辑，例如延迟，事件控制等 2）没有输入变量 3）没有输出或输出端的数量大于 1 //任务task定义：如下代 ......
语句 function verilog task

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： 仿真结果导入matlab可以看星座图： Quartusii18.0+Mo ......
载波 testbench verilog 系统 FPGA

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： 将上面的各个信号放大，各个信号含义如下： Quartusii18.0+M ......
载波 testbench verilog 系统 DQPSK

verilog代码注意事项

对于二维数组，[CH-1:0] [AW-1-3:0] addr_tmp，如果想将数组中每一个数都低位补3个0，得到 [CH-1:0] [AW-1:0] addr，正确的操作是： integer i; always@(*) begin for (i=0;i<CH;i=i+1) begin adddr[ ......
注意事项 事项 verilog 代码

spi从机的Verilog实现2.0

前面已经提过了SPI协议的主从机，并用代码实现了。不过之前的版本是用系统时钟实现的，现在是直接通过SPI的时钟敏感进行边沿采样。参考了下github上一位大神的代码如下： 1 ////////////////////////////////////////////////////////////// ......
Verilog spi 2.0

基于FPGA的信号发生器，使用VHDL或Verilog语言进行开发，可以提供相关的仿真和设计说资料。

基于FPGA的信号发生器，使用VHDL或Verilog语言进行开发，可以提供相关的仿真和设计说资料。ID:3150646782307233 ......
信号发生器 发生器 信号 Verilog 语言

基于FPGA的DDS波形发生器的设计 1. Verilog代码编写 2. 可实现正弦波

基于FPGA的DDS波形发生器的设计1. Verilog代码编写2. 可实现正弦波、方波、三角波、锯齿波等四种波形的切换3. 可调频调幅4. 可包含代码、使用说明、仿真教学，FPGA模块连接视频 ID:6199630346385352 ......
正弦 波形 发生器 Verilog 代码

FPGA verilog can mcp2515 altera xilinx工程 代码 程序 ...altera、xilin

FPGA verilog can mcp2515 altera xilinx工程 代码 程序...altera、xilinx工程 均提供...标准帧、扩展帧 均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog/testbench均提 ......
altera verilog 代码 程序 xilinx

fpga can控制器Verilog，节省你的电路板面积 ...altera、xilinx工程 均提

fpga can控制器Verilog，节省你的电路板面积...altera、xilinx工程 均提供...标准帧、扩展帧 均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog /testbench均提供。代码均在电路板验证，本店有对应 ......
电路板 控制器 电路 面积 Verilog

m基于FPGA的图像Harris角点特征提取和图像配准verilog实现,包含testbench和MATLAB辅助验证

1.算法仿真效果 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition的测试结果如下： MATLAB2022a测试结果如下： 2.算法涉及理论知识概要 在计算机视觉领域中，图像特征提取和图像配准是两个基本的问题。图像特征提取是指从图像中提取出具有代表性 ......
图像 testbench 特征 verilog Harris
共206篇  :4/7页 首页上一页4下一页尾页