AHB
基于AHB_BUS的eFlash控制器的微架构设计
eFlash微架构设计 1.回顾架构设计 2.Flash时序仿真 2.1 ahb_flashc项目目录 docs rtl sim tb model 2.2 docs 架构设计文档 微架构设计文档 集成需求文档 DataSheet 2.3 model model文件夹下放的是一些仿真模型（Flash的 ......
基于AHB_BUS的eFlash控制器的架构设计
eFlash控制器的架构设计 1.架构设计思路分析 1.1 含有的模块分析 eFlash控制器是一个基于AHB的slave，所以需要一个AHB_slave_if处理AHB的信号。AHB_slave_if与AHB总线进行交互，对主设备的请求进行处理，还可以设置一些内部的寄存器，对AHB发送过来的信号进 ......
基于AHB_BUS的eflash控制器设计-02
基于AHB-BUS的eflash控制器设计 1.Flash Spec 1.1 地址映射 **XADR是10bit?**因为一共有1024行 每一行128byte容量，每次读取的粒度就是一个double word-32bit-4byte，所以一行有32个dw。 如果要读取一个dw的数据，除了需要知道其 ......
AHB-SRAMC Design-02
AHB-SRAMC Design SRAM集成，顶层模块尽量不要写交互逻辑 module ahb_slave_if( input hclk, input hrestn, input hwrite, input hsel, input hready, input [2:0] hsize, input ......
AHB2APB 桥
AHB到APB读写的时序 AHB到APB读的时序 传输在 AHB 上的时刻T1 发起并且地址在T2 被APB 桥采样。如果传输是到外设总线，那么该地址被广播并且产生合适的外设选择信号。在外设总线上的第一个周期成为SETUP周期，当PENABLE 信号被断言后，该周期后跟随着ENABLE 周期。在EN ......