526互联

正弦 相位testbench频率

三河凡科科技飞讯教学篇：压力传感器模拟信号（频率）转数字信号的问题

压力传感器模拟信号（频率）转数字信号的问题 三河凡科科技飞讯教学篇：压力传感器模拟信号（频率）转数字信号是现代控制系统中十分重要的一个问题。在许多工业应用中，压力传感器模拟信号需要被准确地转换成数字信号，以便进行精确的控制和监测。在本文中，我们将探讨压力传感器模拟信号转数字信号的原理、方法和应用。 ......
信号 传感器 频率 压力 数字

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

1.算法仿真效果 vivado2019.2仿真结果如下： SNR=0db，无频偏 SNR=5db，无频偏 SNR=25db，无频偏 SNR=45db，带频偏 2.算法涉及理论知识概要 高斯白噪声信道在通信系统中具有重要意义，模拟此类信道有助于评估系统性能。本文提出的FPGA实现系统可以灵活地模拟不同 ......
信道 噪声 testbench verilog 系统

m基于FFT傅里叶变换的256QAM基带信号频偏估计和补偿FPGA实现,含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 频偏基带256qam信号和频偏补偿后的256qam基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 FFT傅里叶变换是一种高效的频谱分析方法，可以将时域信号 ......
基带 testbench 信号 星座 matlab

【专题】新型电力系统中的功率平衡和频率动态报告PDF合集分享（附原数据表）

原文链接：https://tecdat.cn/?p=33446 报告合集根据实践创新，我们提出了“云上新型电力系统”，该系统将加速电力流、信息流和价值流的融通流动，通过更灵活高效的能源资源优化配置平台，支持大规模的新能源开发和利用。这一系统将为电力业务创新、电力行业发展以及全社会的绿色生产和生活提供 ......
数据表 电力系统 功率 频率 电力

【LeetCode 571. 给定数字的频率查询中位数】WITH RECURSIVE实现Tally的逆操作

[TOC] # 题目地址 https://leetcode.cn/problems/find-median-given-frequency-of-numbers/description/ # 代码 ``` WITH RECURSIVE RecCTE AS ( SELECT num, frequenc ......
中位数 RECURSIVE 频率 LeetCode 数字

基于FFT傅里叶变换的64QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 将FPGA的频偏基带QPSK信号和频偏补偿后的QPSK基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 FFT傅里叶变换是一种高效的频谱分析方法，可以将时域 ......
基带 算法 testbench 信号 星座

基于FFT傅里叶变换的16QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 将FPGA的频偏基带QPSK信号和频偏补偿后的QPSK基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 FFT傅里叶变换是一种高效的频谱分析方法，可以将时域 ......
基带 算法 testbench 信号 星座

m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，并使用matlab2022a对结果进行星座图的显示： 将FPGA的频偏基带QPSK信号和频偏补偿后的QPSK基带信号使用matlab显示星座图，结果如下： 2.算法涉及理论知识概要 QPSK（Quadrature Phase Shif ......
基带 算法 testbench 信号 星座

m基于双UW序列的数据帧检测verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，仿真结果如下： 2.算法涉及理论知识概要 "基于双UW序列的数据帧检测Verilog实现"是一种数字电路设计方案，旨在实现数据通信中的数据帧检测功能。该方案采用双UW（Unambiguous Word）序列作为同步序列，通过硬件描述语 ......
序列 testbench verilog 数据

限制IP对接口的调用频率_基于Redis实现

pom.xml引入依赖 <dependency> <groupId>org.springframework.boot</groupId> <artifactId>spring-boot-starter-data-redis</artifactId> </dependency> 逻辑代码 privat ......
对接口 频率 Redis

【10.0】DRF之登录认证和权限频率组件

# 【准备数据】 ```python from django.db import models # Create your models here. class UserInfo(models.Model): name = models.CharField(max_length=32) passwo ......
组件 频率 权限 10.0 DRF

【八】DRF之认证频率权限

# 【一】准别数据 - 为了方便接下来的学习，我们创建一个新的子应用 opt ```bash python manage.py startapp opt ``` - 因为接下来的功能中需要使用到登陆功能 - 所以我们使用django内置admin站点并创建一个管理员. ```bash python3 ......
频率 权限 DRF

m基于双PN序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 基于双PN序列的数据帧检测和帧同步是一种在通信系统中常用的技术，用于确保接收端正确地识别和解析传输的数据帧。在本文中，我将详细介绍基于双PN序列的数据帧检测的数学原理 ......
序列 testbench verilog 数据

m基于UW序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，仿真结果如下所示： 2.算法涉及理论知识概要 UW序列是一种特殊类型的伪随机二进制序列，通常用于数据帧检测和帧同步。UW序列具有以下特性： 平衡性：UW序列中的1和0的数量大致相等，确保序列具有良好的自相关性。 低互相关：不同UW序列 ......
序列 testbench verilog 数据

2023-07-29：给你一个由数字组成的字符串 s，返回 s 中独特子字符串数量。 其中的每一个数字出现的频率都相同。

2023-07-29：给你一个由数字组成的字符串 s，返回 s 中独特子字符串数量。 其中的每一个数字出现的频率都相同。 答案2023-07-29： # 大体步骤如下： 1.初始化变量base为固定值1000000007，用于计算哈希码。 2.创建一个空的哈希集合set，用于存储独特子字符串的哈希码 ......
字符串 字符 数字 频率 数量

m基于PN序列的数据帧检测,帧同步verilog实现,含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 在数据通信系统中，数据帧检测与帧同步是一项重要的任务，用于确定数据传输中数据帧的起始位置和边界，以正确解析数据。基于PN（Pseudo-Noise）序列的帧同步技术 ......
序列 testbench verilog 数据

m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 2.算法涉及理论知识概要 傅里叶变换（Fourier Transform）是一种重要的信号处理技术，用于将一个时域信号转换为频域表示，分析信号的频率成分。FFT（Fast Fourier T ......
testbench verilog FPGA 256 FFT

STM32 HAL库更改PWM频率的方法

项目上用到了步进电机，控制方式为STEP/DIR。 电机的STEP由PWM提供，于是控制步进电机的速度就靠PWM的频率高低来实现。 实现频率更改的函数为。 __HAL_TIM_SET_PRESCALER(__HANDLE__, __PRESC__)； 该函数可以直接更改Prescaler(PSC)预 ......
频率 方法 STM HAL PWM

m基于FPGA的16QAM软解调verilog实现,含testbench

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog FPGA QAM 16

m基于FPGA的QPSK软解调verilog实现,含testbench和MATLAB辅助验证程序

1.算法仿真效果 本系统进行了两个平台的开发，分别是： Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下： Quartusii18.0+ModelSim-Altera 6.6d S ......
testbench verilog 程序 MATLAB FPGA

咚咚咚————【封装驱动】Si5351A方波信号发生器发送任意(8K-160Mhz)频率程序

咚咚咚————【封装驱动】Si5351A方波信号发生器发送任意[8K-160Mhz]频率程序 (一)效果展示(二)源码分享(三)需要改进的地方及不足 （使用阿波罗STM32F7开发板） (一)效果展示 (二)源码分享 芯片SI5351A源代码下载 可以支持一下吗QAQ SI5351A.c /**** ......
信号发生器 发生器 频率 信号 程序

【HAL】stm32F103 DAC+DMA+TIM6查表法产生正弦波

一、平台 二、配置 1、DAC的配置 输出缓冲Output Buffer建议关闭。DAC的输出缓存可以用来减小输出阻抗，无需外部运放即可直接驱动外部负载。但输出不能达到0（会出现底部失真），不推荐开启。具体参考官方手册，缓冲器打开时低端的DAC输出电压大概0.2V（不同型号可能不同，暂未考证） 2、 ......
正弦 F103 TIM6 HAL 103

ADC采样时间、采样周期、采样频率计算方法

一、概述 ADC转换就是输入模拟的信号量转换成数字量。读取数字量必须等转换完成后，完成一个通道的读取叫做采样周期。采样周期一般来说=转换时间+读取时间，而转换时间=采样时间+12.5个时钟周期。采样时间是你通过寄存器告诉STM32采样模拟量的时间，设置越长越精确 二、STM32 ADC采样频率的确定 ......
周期 频率 时间 方法 ADC

STM32F407定时器时钟频率和时钟源

（1）高级定时器timer1, timer8以及通用定时器timer9, timer10, timer11的时钟来源是APB2总线 （2）通用定时器timer2~timer5，通用定时器timer12~timer14以及基本定时器timer6,timer7的时钟来源是APB1总线 （3）当APB1和 ......
时钟 定时器 频率 F407 STM

m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： Tttttttttttttt111112222222 将FPGA的仿真结果导入到matlab显示星座图。 Ttttttttttt333333333444444 2.算法涉及理论知识概要 从以下几 ......
相位 偏差 算法 信号 verilog

stm32定时器外部计数模式 最大频率计算。

外部时钟模式下，外部信号通过内部时钟(CK_INT)采样得到。 外部信号周期的计算方法是：2xTINT+20ns，这里的TINT是CK_INT的周期时间。 例如：内部时钟频率为72MHz，则TINT = 13.89ns，这时外部信号的最高频率是：1/(2x13.89ns+20ns) = 20.93M ......
定时器 频率 模式 stm 32

使用 STM32 测量频率和占空比的几种方法

这几天在论坛上面解答了好几个询问STM32测量频率的贴子，觉得这种需求还是存在的（示波器、电机控制等等）。而简单搜索了一下论坛，这方面的贴子有但是不全。正好今年参加比赛做过这方面的题目（最后是一等奖嘿嘿），所以把我们当时尝试过的各种方案都列出来，方便以后大家使用，也是作为一个长期在论坛的潜水党对论坛 ......
频率 方法 STM 32

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

1.算法仿真效果 本系统进行Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 将基带导入到MATLAB显示星座图： 2.算法涉及理论知识概要 256QAM调制是一种高阶调制方式，具有较高的传输速率和频谱效率。在数字通信系统中，如何产生256QAM调制信号是一个重要的问题 ......
testbench 模块 信号 verilog FPGA

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，Vivado2019.2仿真结果如下： ram SRAM 2.算法涉及理论知识概要 FPGA(Field Programmable Gate Array)是一种可编程逻辑器件，具有可重构性、高速度、低功耗等特点，被广泛应用于数字电路设 ......
存储器 testbench Verilog FPGA SRAM

m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench

1.算法仿真效果 本系统进行了Vivado2019.2平台的开发，其中Vivado2019.2仿真结果如下： 将FPGA的仿真结果导入到matlab中，显示星座图，结果如下所示： 2.算法涉及理论知识概要 在现代通信系统中，调制技术是实现高速数据传输和频谱效率优化的重要手段。其中，64QAM调制技术 ......
相位 偏差 算法 testbench 信号
共248篇  :4/9页 首页上一页4下一页尾页