ILA
03使用ILA IP、直接添加信号法和VIO进行调试
软件版本：vitis2021.1(vivado2021.1) 操作系统：WIN10 64bit 硬件平台：适用AMD-XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"SOC|SOC社区-www.uisrc.com视频课程、答疑解惑！ 1 概述 在开发工程中，我们需要对一些信号进 ......
笔记2：vivado 的 ILA 创建
ILA – Integrated Logic Analyzer 内部逻辑分析仪(是一种在线调试工具，用的非常多) 先例化在生成IP核，好处： （1）、可以事先明确知道要看多少个信号 （2）、信号的位宽 （3）、可以一次性的配置好在线调试工具，避免先生成IP，在例化，因失误漏了信号，反复添加，编译耗时 ......
【IP】在线调试（ILA/VIO/*mark_debug*）
Xilinx FPGA在Vivado中有多种在线调试方法： 1、调用IP （1）ILA IP核 ILA核的一个应用技巧： 当系统钟为50M或100M等高速时钟时，对于慢速信号，比如2.4k时钟下的信号，ila核需要设置非常大的采样深度才能抓到该信号，这样会非常浪费BRAM资源。这时可以通过二次编译来 ......
vivado ILA更改设置
#更改检测端口 双击ila_0，可以修改检测端口数与位数。 #更改检测模块 直接代码中修改，子模块也可以调用设置的ila ip #硬件检测界面添加信号 更改检测端口后，编译过后界面并不会自动添加检测信号，可以手动添加。 ......